چطور این مقاله مهندسی برق را دانلود کنم؟
فایل انگلیسی این مقاله با شناسه 2008704 رایگان است. ترجمه چکیده این مقاله مهندسی برق در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید
حجم فایل انگلیسی :
788 Kb
حجم فایل فارسی :
1 مگا بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com
عنوان فارسي
تحلیل مصرف توان و خطی بودن در مبدل های دیجیتال به آنالوگ خازنی به کار رفته در ADC های تقریب متوالی
عنوان انگليسي
Analysis of Power Consumption and Linearity in Capacitive Digital-to-Analog Converters Used in Successive Approximation ADCs
این مقاله چند صفحه است؟
این مقاله ترجمه شده مهندسی برق شامل 13 صفحه انگلیسی به صورت پی دی اف و 33 صفحه متن فارسی به صورت ورد تایپ شده است
چکیده
مبدل های آنالوگ به دیجیتال تقریب متوالی (ADC SA) به طور گسترده در کاربردهای بسیار توان پایین استفاده می شوند. در این مقاله، مصرف توان و خطی بودن مبدل های دیجیتال به آنالوگ (DAC) آرایه خازنی به کار رفته در ADC SA ها تحلیل شده اندست. به طور خاص، فرمول های شکل بسته برای مصرف توان و نیز انحراف معیار INL و DNL برای سه ساختار متداول پایه 2 شامل اثر خازن های پارازیت، ارائه شده و ساختارها مقایسه شده اند. تحلیل پیشنهادی می تواند در انتخاب بهترین ساختار و بهینه کردن آن در محاسبات دستی و ابزار طراحی به کمک کامپیوتر، به کار گرفته شود. نتایج اندازه گیری کارهای قبل و نیز نتایج شبیه سازی یک ADC SA 10 بیتی kS/s 10، دقت معادلات پیشنهادی را تأیید کردند. نشان داده خواهد شد که علیرغم آنچه معمولا فرض می شود، گرچه ظرفیت خازنی کل و مصرف توان این ساختارها که از خازن های تضعیف کننده استفاده می کند کمتر از ساختارهای وزن دار دودویی متداول به نظر می رسد، نیازهای خطی بودن، خازن واحد بسیار بزرگتری را به این ساختار تحمیل می کند، طوری که کل مصرف توان، بزرگتر است.
1-مقدمه
مبدل های آنالوگ به دیجیتال تقریب متوالی (ADC SA)، اخیرا به علت نیازهای مدار آنالوگ اکتیو حداقل و مصرف توان پایین آنها، در کاربردهای توان پایین دقت متوسط/ سرعت متوسط، مانند گره های حسگر بی سیم یا ادوات زیست سنجی قابل کشت، بسیار جذاب شده اند [1]-[7]. ساختار متداول یک ADC SA، همان طور که در شکل 1 نشان داده شده، شامل یک مدار نمونه برداری و نگه داشتن (S/H)، یک مقایسه کننده، یک رجیستر تقریب متوالی (SAR) و یک مبدل دیجیتال به آنالوگ (DAC) است…
مبدل های دیجیتال به آنالوگ تطبیق خازن
:کلمات کلیدی
Abstract
Successive-approximation analog-to-digital converters (SA-ADCs) are widely used in ultra-low-power applications. In this paper, the power consumption and the linearity of capacitive-array digital-to-analog converters (DACs) employed in SA-ADCs are analyzed. Specifically, closed-form formulas for the power consumption as well as the standard deviation of INL and DNL for three commonly-used radix-2 architectures including the effect of parasitic capacitances are presented and the structures are compared. The proposed analysis can be employed in choosing the best architecture and optimizing it in both hand calculations and computer-aided-design tools. Measurement results of previously published works as well as simulation results of a 10-bit 10 kS/s SA-ADC confirm the accuracy of the proposed equations. It will be shown that, in spite of what commonly is assumed, although the total capacitance and the power consumption of those architectures employing attenuating capacitors seem to be smaller than conventional binary-weighted structures, the linearity requirements impose much larger unit capacitance to the structure such that the entire power consumption is larger.
Keywords:
Capacitor-based DAC capacitor matching DNL
سایر منابع مهندسی برق در زمینه مبدل دیجیتال به آنالوگ