چطور این مقاله مهندسی برق را دانلود کنم؟
فایل انگلیسی این مقاله با شناسه 2008703 رایگان است. ترجمه چکیده این مقاله مهندسی برق در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید
حجم فایل انگلیسی :
240 Kb
حجم فایل فارسی :
575 کیلو بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com
عنوان فارسي
عملیات حسابی تحمل پذیر در برابر خطا با شناسایی و تصحیح خطاهای متعدد
عنوان انگليسي
Fault Tolerant Arithmetic Operations with Multiple Error Detection and Correction
نویسنده/ناشر/نام مجله
22nd IEEE International Symposium on Defect and Fault-Tolerance in VLSI Systems
این مقاله چند صفحه است؟
این مقاله ترجمه شده مهندسی برق شامل 9 صفحه انگلیسی به صورت پی دی اف و 20 صفحه متن فارسی به صورت ورد تایپ شده است
چکیده
فن آوری های نوظهور با سیستم های VLSI پیچیده تر و نیز گیت ها و ترانزیستورهای کوچکتری سر و کار دارند که به شدت تحت تاثیر نویزهای الکترومغناطیسی و خطاهای تک رخداد گذرا (SET) می باشند. به دلیل این افزایش حساسیت و کاهش اندازه، ممکن است چند خطای نرم همراه با آن ظاهر شود که می تواند به خطاهای همزمان متعددی منجر شود. در این مقاله طرح شناسایی و تصحیح خطاهای متعدد و همزمان برای جمع کننده ها و ضرب کننده ها بر اساس ترکیبی از طرح پیش بینی پریتی و افزونگی سه ماژولیِ نیمه توزیع ارائه می شود. این طرح متناسب با جمع کننده ها یا ALU های دارای قابلیت پیش بینی رقم نقلی و بدون رقم نقلی بوده که در آنها منطق رقم نقلی، بزرگترین بخش مدار می باشد. بازدهی این طرح به طور اساسی توسط محاسبات احتمالی تحلیل شده است. شبیه سازی تزریق چند خطای تصادفی برای تایید عملکرد پیش بینی شده، انجام شده است.
1-مقدمه
هر چه پیچیدگی طراحی مدارات مجتمعِ در حال تحول افزایش یابد، آسیب پذیری قطعات با استفاده از گیت های سریع تر و ترانزیستورهای کوچکتر افزایش خواهد یافت. این به دلیل حساسیت بیشتر آنها به خطاهای گذرای ناشی از نویز الکترومغناطیسی، پرتوهای کیهانی خارج از زمین، تداخل سیگنالی، نویز منبع تغذیه و زیرلایه می باشد. به این ترتیب، احتمال وقوع چند خطای نرم به طور همزمان حتی در صورت وجود یکی از علل خطا افزایش می یابد....
طراحی مدارات مجتمع
:کلمات کلیدی
Abstract
Emerging technologies are dealing with more complex VLSI systems, also smaller gates and transistors which are severely influenced by electromagnetic noises and Single Event Transient) SET) errors. Because of this increase in sensitivity and decrease in size, several soft errors might appear at the same time which can lead to multiple simultaneous errors. In this paper a concurrent and multiple error detection and correction scheme is presented for adders and multipliers based on the combination of a parity prediction scheme and a partially distributed triple modular redundancy. This scheme fits carry look-ahead and carry-skip adders/ALUs in which the carry logic represents the largest part of the circuit. The efficiency of the scheme is basically analyzed by the probability computations. The simulation of multiple random fault injection is performed to validate the predicted performance.
Keywords:
integrated circuits design
سایر منابع مهندسی برق-مهندسی برق الکترونیک در زمینه تحمل پذیری خطا