دانلود مقاله ترجمه شده یک مدار نمونه گیر و نگهدارنده (S / H) 14 بیتی 50ms/s برای ADCلوله ای

چکیده

یک مدار نمونه گیر و نگهدارنده (S / H) با کارایی بالا استفاده شده در یک مبدل آنالوگ به دیجیتال لوله ای (ADC) ارائه شده است. معماری flip-around خازنی در این مدار S / H با یک تقویت کننده ی ترا رسانایی عملیاتی folded cascade دیفرانسیل بهره تقویت شده جدید استفاده شده است. سوئیچ double-bootstrapped  برای بهبود عملکرد مدار طراحی شده است. این مدار با استفاده از یک پردازش CMOS 0.18MM 1P6M پیاده سازی شده است. نتایج اندازه گیری نشان می دهد که تعداد بیتهای موثر 14.03 بیت، محدوده دینامیکی آزاد کاذب 94.62 دسی بل، سیگنال برای نویز و نسبت اعوجاج 86.28 دسی بل و کل اعوجاج هماهنگ 91.84 – دسی بل برای یک سیگنال ورودی با نسبت نمونه برداری 50MS/s است. یک ADC لوله ای طراحی شده با مدار S / H اجرا شده است.

1-مقدمه

توسعه تکنولوژی ارتباطات بی سیم، محرک اصلی پیشرفت مبدل های آنالوگ به دیجیتال (ADC ها) بوده است. با توجه به مزایای سرعت بالا، دقت بالا ، و مصرف توان کم، ADC لوله ای نقش مهمی در برنامه های ارتباطات بی سیم ایفا می کند. یک نمودار بلوکی ساختار ADC  لوله ای طراحی شده در شکل 1 نشان داده شده است. ADC  لوله ای از یک مدار در مرحله اول، یک flash ADC  4 بیتی در مرحله دوم، هشت مرحله 1.5 بیتی و یک back-end flash ADC   3 بیتی تشکیل شده است. مدارS / H به عنوان اولین مرحله از ADC لوله ای برای جلوگیری از شکاف در طول نمونه برداری سیگنال [1]و برای کاهش بیشتر خطاهای دینامیک به ویژه آنهایی که با سیگنالهای ورودی دامنه بالا رخ می دهند، استفاده شده است...