چطور این مقاله مهندسی برق را دانلود کنم؟
فایل انگلیسی این مقاله با شناسه 2008534 رایگان است. ترجمه چکیده این مقاله مهندسی برق در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید
حجم فایل فارسی :
2 مگا بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com
عنوان فارسي
یک مبدل آنالوگ به دیجیتال (ADC) ی CMOS ی 10 بیتی 800 MHz و 19 mW
عنوان انگليسي
A 10-Bit 800-MHz 19-mW CMOS ADC
نویسنده/ناشر/نام مجله
IEEE JOURNAL OF SOLID-STATE CIRCUITS
این مقاله چند صفحه است؟
این مقاله ترجمه شده مهندسی برق شامل 15 صفحه انگلیسی به صورت پی دی اف و 42 صفحه متن فارسی به صورت ورد تایپ شده است
چکیده
یک مبدل ADC ی خطی از آپ امپ های شارژ هدایت‌شونده برای ایجاد مصالحه بین سرعت، نویز و مصرف توان استفاده می‌کند. چنین آپ امپی باعث افزایش چهار برابری در سرعت شده و نیز کاهش نویز دو برابری را نیز برای یک مصرف توان مشخص و بهره ولتاژ معلوم، نتیجه می‌دهد. با استفاده از ویژگی غیرخطی کامل و نیز کالیبراسیون خطای بهره، یک نمونه مبدل تحت فناوری CMOS ی 65 nm پیاده‌سازی می‌شود که SNDR ی نایکوئیست 52.2 dB و نیز مصرف توان 19 mW را تحت فرکانس 800 MHz از خود نشان می‌دهد. این ADC همچنین روش کالیبراسیون جدید مبتنی بر هیستوگرام را نیز اثبات می‌کند.
1-مقدمه
عملکرد اولیه مبدل‌های آنالوگ به دیجیتال (ADC ها) ی خطی در وهله اول به عملکرد آپ امپ های تشکیل‌دهنده خود وابسته هستند. بهره ولتاژ و نیز محدوده‌های نوسان خروجی به نوع فناوری و نیز اندازه تغذیه بستگی داشته و الهام‌بخش روش‌های مختلف دیجیتالی برای اصلاح است که استفاده از آپ امپ های بهره پایین را در ADC های رزولوشن بالا نتیجه می‌دهد [1]-[3]. برای مثال، طراحی‌های ارائه شده در [4] – [6]، به‌صورت پیوسته پیچیدگی تقویت‌کننده و نیز بهره مبدل را کاهش داده و در نهایت به یک جفت دیفرانسیلی با بار مقاومتی و فیدبک خازنی رسیده است....
مبدل آنالوگ به دیجیتال
:کلمات کلیدی
Abstract
A pipelined ADC employs charge-steering op amps to relax the trade-offs among speed, noise, and power consumption. Such op amps afford a fourfold increase in speed and a twofold reduction in noise for a given power consumption and voltage gain. Applying full-rate nonlinearity and gain error calibration, a prototype realized in 65-nm CMOS technology exhibits a Nyquist SNDR of 52.2 dB and draws 19 mW at 800 MHz. The ADC also demonstrates a new histogram-based background calibration technique.
Keywords:
Charge-steering digital calibration dynamicop amp nonlinearity correction
سایر منابع مهندسی برق در زمینه مبدل آنالوگ به دیجیتال