چطور این مقاله مهندسی کامپیوتر و IT را دانلود کنم؟
فایل انگلیسی این مقاله با شناسه 2008175 رایگان است. ترجمه چکیده این مقاله مهندسی کامپیوتر و IT در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید
حجم فایل انگلیسی :
337 Kb
حجم فایل فارسی :
260 کیلو بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com
عنوان فارسي
معیاری برای تائید تحمل پذیری خطا در الگوریتمهای همگام سازی ساعت
عنوان انگليسي
Benchmark for Verification of Fault-Tolerant Clock Synchronization Algorithms
این مقاله چند صفحه است؟
این مقاله ترجمه شده مهندسی کامپیوتر و IT شامل 6 صفحه انگلیسی به صورت پی دی اف و 7 صفحه متن فارسی به صورت ورد تایپ شده است
چکیده
در این مقاله، معیاری برای تائید ویژگی‌های تحمل پذیری خطای الگوریتمهای همگام‌سازی ساعت مطرح شد، یعنی، یک معیار برای یک شبکه TTEthernet، در جایی که ویژگی‌های الگوریتم همگام سازی ساعت با پیاده‌سازی در یک شبکه اترنت می‌تواند تائید شود، و تکنیک‌های بهینه‌سازی با اهداف تائید می‌توانند استفاده شوند. معیار ما، که فرض می‌کند اجزا غیر معیوب هستند، مبنایی را برای تائید تنظیمات هدف قرار داده است که شامل اجزای معیوب، مکانیسم سازگاری اطلاعات، و تائید اعتبار دیگر الگوریتمهای همگام‌سازی ساعت است.
1-مقدمه
سیستم‌های بلادرنگ توزیع شده در بسیاری از محصولات نرم افزاری و سخت افزاری تجاری حضور دارند، برای مثال اویونیک در برنامه فضایی اوریون [11]. این سیستم‌ها نیازمند یک معماری عمومی هستند که با بیشتر نیازمندی‌های درخواست‌های بلادرنگ حساس به ایمنی مطابقت دارند. TTEthernet یک پیاده‌سازی از استاندارد اترنت سنتی است که با نیازمندی‌های حساس به زمان؛ قطعی بودن و بلادرنگ حساس به ایمنی منطبق است [12]....
تحمل پذیری خطا الگوریتمهای همگام سازی ساعت
:کلمات کلیدی
Abstract
In this paper, we propose a benchmark for verification of properties of fault-tolerant clock synchronization algorithms, namely, a benchmark of a TTEthernet network, where properties of the clock synchronization algorithm as implemented in a TTEthernet net-work can be verified, and optimization techniques for verification purposes can be applied. Our benchmark, which assumes non-faulty components, aims to be a basis for verifying configurations which include faulty components, information consistency mechanisms, and for verifying other clock synchronization algorithms.
Keywords:
Fault-Tolerant Clock Synchronization Algorithms
سایر منابع مهندسی کامپیوتر و IT-فناوری اطلاعات در زمینه تحمل پذیری خطا