چطور این مقاله مهندسی کامپیوتر و IT را دانلود کنم؟
فایل انگلیسی این مقاله با شناسه 2006844 رایگان است. ترجمه چکیده این مقاله مهندسی کامپیوتر و IT در همین صفحه قابل مشاهده است. شما می توانید پس از بررسی این دو مورد نسبت به خرید و دانلود مقاله ترجمه شده اقدام نمایید
حجم فایل انگلیسی :
297 Kb
حجم فایل فارسی :
222 کیلو بایت
نوع فایل های ضمیمه :
Pdf+Word
کلمه عبور همه فایلها :
www.daneshgahi.com
عنوان فارسي
جمع کننده گزینش رقم نقلی ریشه توان دوم 16 بیتی با سطحی کارآمد برای کاربردهای کم مصرف
عنوان انگليسي
An Area Efficient 64-bit Square Root Carry-select Adder for Low Power Applications
نویسنده/ناشر/نام مجله
IEEE International Symposium on Circuits and Systems, ISCAS
این مقاله چند صفحه است؟
این مقاله ترجمه شده مهندسی کامپیوتر و IT شامل 4 صفحه انگلیسی به صورت پی دی اف و 10 صفحه متن فارسی به صورت ورد تایپ شده است
چکیده
قبل ها تصور این بوده است که روش گزینش رقم نقلی توازن خوبی بین هزینه و عملکرد در طراحی جمع کننده پخش رقم نقلی برقرار می کند. با این حال، جمع کننده گزینش رقم نقلی (CSLA) معمول به سبب ساختار دوگانه جمع کننده رقم نقلی پله ای همچنان ساختاری فضاگیر محسوب می شود. فضای اضافی سبب می شود که ساختار CSL ساختاری کم طرافدار شود اما این مشکل با استفاده از مدار تک جمعی که به تازگی معرفی شده، برطرف شده است. در این مقاله، یک طرح CSL ریشه توان دوم با سطح کارآمد براساس یک منطق شناسایی صفر جدید پیشنهاد شده است. عملکرد برق مصرفی-تأخیر و فضا-تأخیر در CSL پیشنهادی به سبب بهره برداری درست از ساختار منطقی و شیوه مداربندی بطور قابل توجهی بهبود یافته است. برای عمل جمع 64 بیتی، ساختار CSL پیشنهادی ما به 44% ترانزیستور کمتر نسبت به CSL معمولی نیاز دارد. نتایج شبیه سازی نشان می دهند که CSL پیشنهادی ما می تواند عمل جمع 64 بیتی را در 1.5 نانوثانیه انجام دهد و تنها Mw0.35 را در V1.8 در فناوری TSMC 0.18 μm CMOS مصرف می کند.
1-مقدمه
عمل جمع به مراتب بنیادی ترین عمل حسابی است. این عمل جزء پرکاربردترین عمل های حسابی در بین یک سری از معیارهای پردازش سیگنال دیجیتال آنی در محدوده DSP کاربردی تا پردازنده های با کاربرد عمومی طبقه بندی شده است (1). بطور خاص، جمع کننده پخش رقم نقلی (CPA) عموماً بخشی از مسیر تأخیر بحرانی است که عملکرد سیستم کلی را به سبب زنجیره پخش رقم نقلی اجتناب ناپذیر محدود می کند. بطور مثال، تأخیر یک CPA سریع جهت تبدیل عدد نهایی ذخیره شده به عنوان رقم نقلی به دو شکل مکمل در یک ضرب کننده درختی والاس معمولاً 25 تا 35 درصد تأخیر کلی ضرب کننده است...
جمع کننده گزینش رقم نقلی CSL ریشه دوم کاربردهای کم مصرف
:کلمات کلیدی
Abstract
The carry-select method has deemed to be a good compromise between cost and performance in carry propagation adder design. However, the conventional carry-select adder (CSL) is still area-consuming due to the dual ripple-carry adder structure. The excessive area overhead makes CSL relatively unattractive but this has been circumvented by the use of an add-one circuit introduced recently. In this paper, an area efficient square root CSL scheme based on a new first zero detection logic is proposed. The proposed CSL witnesses a notable power-delay and area-delay performance improvement by virtue of proper exploitation of logic structure and circuit technique. For 64-bit addition, our proposed CSL requires 44% fewer transistors than the conventional one. Simulation results indicate that our proposed CSL can complete 64-bit addition in 1.50 ns and dissipate only 0.35 mW at 1.8V in TSMC 0.18 /spl mu/m CMOS technology
Keywords:
Adder Square Root Carry-select Low Power Applications
سایر منابع مهندسی برق-مهندسی برق الکترونیک در زمینه جمع کننده