دانلود مقاله ترجمه شده قابلیت اطمینان و تحمل پذیری در برابر خطا در آرایه های درگاه قابل برنامه ریزی فیلد

کاهش قابلیت اطمینان در سطح دستگاه و افزایش  تنوع در پروسه های within-die را می­توان از مباحث بسیار مهم برای آرایه های درگاه با قابلیت برنامه ریزی-فیلد(FPGA) دانست که منجر به توسعه ی پویای خطاها در طول چرخه ی عمر مدار ادغام یافته میشود. خوشبختانه، FPGA ها  توانایی پیکربندی مجدد در فیلد را در زمان اجرا دارند و از ان رو فرصت هایی را به منظور غلبه بر چنین خطاهایی فراهم می­سازند. این مطالعه یک بررسی جامع بر روی متد های تشخیص خطا و شِماهای تحمل پذیری در برابر خطا را برای FPGA ها و تنزل دستگاه ها و با هدف ایجاد یک مبنای قوی برای پژوهش های آینده در این حوزه ارائه میدهد. همه ی متد ها و شِماها از نظر کمی مقایسه شده اند و بعضی از آنها نیز مورد تأکید قرار گرفته اند.

واژگان کلیدی: قابلیت اطمینان، تحمل پذیری در برابر خطا، درگاه قابل برنامه ریزی فیلد،

با توجه به اینکه روز به روز بر چالش های مرتبط با مدار های ادغام یافته اعم از بروز خطا، معایب، قابلیت تغییر پروسه ها و قابلیت اطمینان می­گذرد، آرایه های درگاه قابل برنامه ریزی0فیلد از این قاعده مستثنی نیستند؛ یکی از مطالعه هایی که در این زمینه صورت  گرفته است پیشنهاد داده است که تحمل پذیری را میتوان برای FPGA ها در آینده و فراتر از تکنولوژی گره ی 45 نانومتری ضروری دانست[1]. FPGA دارای مزایایی کلیدی برای مدار های ادغام یافته ی خاصی برای رسیدن به هدف تحمل پذیری در برابر خطا میباشد. در ابتدا، FPGA ها شامل آرایه هایی از منابع جنریک بوده که افزونگی ذاتی را برای آنها به همراه دارد. دوم اینکه آنها را میتوان در فیلد پیکربندی کرد. این موارد بر روی دامنه ای از پژوهش ها و سیستم های پایدار در برابر خطا بکار گرفته شده است...